

ชื่อเรื่องวิทยานิพนธ์

การพัฒนาโปรแกรม เอ.ที.พี.จี. สำหรับวงจรดิจิตอล
โดยการกำหนดค่าที่จำเป็น

ชื่อผู้เขียน

นายอนันท์ พับเกิด

วิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาศวกรรมไฟฟ้า

คณะกรรมการสอบบัณฑิตวิทยานิพนธ์ : รองศาสตราจารย์ ดร. เอกชัย แสงอินทร์ ประธานกรรมการ
รองศาสตราจารย์ ขจรศักดิ์ กันธพนิต กรรมการ
ผู้ช่วยศาสตราจารย์ ดร. กิติ ลิขิตอนุรักษ์ กรรมการ

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้เสนอการพัฒนาโปรแกรมให้กำหนดค่าที่จำเป็นในแบบสัญญาณทดสอบ โดยอัตโนมัติสำหรับวงจรดิจิตอล เพื่อเพิ่มประสิทธิภาพของโปรแกรมด้วยการลดจำนวนการทำงานแบบบั้นรอที่มีสาเหตุจากความขัดแย้งในการกำหนดค่า ทำการเพิ่มกระบวนการเตรียมการก่อน การให้กำหนดค่าที่จำเป็นในแบบสัญญาณทดสอบ กระบวนการนี้อาศัยกฎคอนโทรลอสซิตีฟสร้างรายการข้อมูลสำหรับการกำหนดค่าที่จำเป็นให้แก่โหนดของวงจรดิจิตอลที่มีความสัมพันธ์ทางตรรกกับโหนดเพนเออร์ รายการข้อมูลดังกล่าวถูกใช้สำหรับการกำหนดค่าตระรอกให้แก่โหนดของวงจรขณะทำการแพร่ค่าตระรอกไปข้างหลัง ที่เรียกว่าการกำหนดค่าที่จำเป็น และในขณะเดียวกันทำให้พบชุดเสียงที่ไม่สามารถตรวจสอบได้บางชุด จึงสามารถลดจำนวนชุดเสียงที่ต้องการทดสอบจากรายการชุดเสียงได้อีกส่วนหนึ่ง โปรแกรมที่พัฒนาขึ้นมาได้ผ่านการทดสอบด้วยเพื่อประเมินข้อมูลวงจรดิจิตอล มาตรฐาน ISCAS (International Symposium on Circuits And Systems) Benchmark ผลลัพธ์ของงานวิจัยนี้ดูได้จากการเปรียบเทียบผลการทดสอบที่ได้จากหลักวิธีที่นำเสนอ กับผลการทดสอบที่ได้จากหลักวิธีอื่น ๆ

Author Mr. Anan Tubkerd

M.Eng. Electrical Engineering

Examining Committee: Assoc. Prof. Dr. Akachai Sang-In Chairman
Assoc. Prof. Kajornsak Kantapanit Member
Asst. Prof. Dr. Kiti Likit-Anuruck Member

ABSTRACT

This study presents development of an ATPG (Automatic Test Pattern Generation) program for digital circuits. In order to increase the efficiency of the program, a process to decrease number of backtracks in the program is used. The main process is based on the contrapositive law which is used to create the necessary assignment list for each node of the circuit under test, especially between Fan-out nodes and successor nodes. The necessary assignment list is not only used in the process of assigning node values during backward propagation, but also help identifying undetectable fault in some nodes. So the number of faults to be tested is further reduced from the fault list. The program has been tested by using ISCAS (International Symposium on Circuits And Systems) Benchmark circuits. The results from this research has also been reported by comparing with results from other algorithms.